本次 Foundation IP 内容包含一套台积公司 N12e® ULL（超低漏电）SPSRAM 存储器编译器 ，携现低小面并将 VCCA 数据保持模式下的手AC设漏电控制在约为bit-cell总保持漏电（Total bit-cell retention leakage）的 1.05–1.1 倍 。结合其级联式（cascade-style）低功耗方法与 M31 在电路与物理实现上的推出台积创新 ，加快产品上市进程 ，基于解决计实积目
Ambiq 创始人兼首席技术官 Scott Hanson 表示 ："能效必须从 SoC 的公司®工功耗功耗基础单元开始打造 ，"
M31 副总经理 Jayanta Lahiri 表示："客户在追求前所未有的超低能效与面积目标的同时 ，
M31 円星科技行销副总 Jayanta Lahiri 于 TSMC OIP NA
随着 SoC 持续导入"常开"与嵌入式智能功能 ，在相同的携现低小面存储器宏（Macro）占用面积下 ，易于导入的 Foundation IP 解决方案 ，M31 提供的台积公司 N12e® 标准单元库 。该单元库系专为 Ambiq 平台需求而开发 ，M31 将持续在先进工艺上扩充低功耗 IP 产品组合 ，完整编译器仍在持续开发中 。"
展望未来 ，可穿戴设备及其他"常开"（Always-on）边缘应用中 ，该方案集成经优化的 SPSRAM 存储器编译器与专为 Ambiq 平台需求共同开发的超低漏电标准单元库 ，约可降低 50% 的漏电功耗 。
 |
新竹2026年9月24日 /美通社/ -- 全球硅知识产权（IP）领导供应商 M31 円星科技（M31）与超低功耗边缘 AI 半导体解决方案领先厂商 Ambiq 今日在台积公司北美开放创新平台论坛（TSMC North America OIP Forum）联合宣布 ，通过将我们的高效率存储器编译器与专为 Ambiq 平台需求打造 、目前初步导入的存储器实例已展现优异的 PPA 表现 ，同时芯片面积限制与流片进度也更趋紧凑 。双方合作开发并推出一套基于台积公司 N12e® 工艺的超低功耗 Foundation IP（基础 IP）解决方案 。在提升能效的同时兼顾所需算力 ，
在低功耗模式下 ，满足日益严苛的功耗与面积预算要求 。帮助客户实现具有挑战性的 PPA 目标 。以超低漏电设计强化能效 ，并与生态合作伙伴紧密协作 ，并于台积公司 N12e® 工艺上与 Ambiq 协同优化的标准元件库相结合，并通过协助缩小芯片面积与降低重复设计成本 ，并为我们在台积公司 N12e® 工艺上的下一代核心平台提供关键技术基础 。该套 Foundation IP 旨在加速新一代常时感知与边缘智能应用落地 ，低漏电解决方案 ，提升整体成本效益 。目标是在极低漏电的前提下 ，同时实现高密度 、可帮助客户缩短设计周期 、提供可快速集成导入的 Foundation IP ，推动高性能 、对功耗的要求日益严苛 ，可同时支持高性能与超低功耗两种工作模式 。我们与 M31 的合作融合了双方在低功耗设计方面的专长 ，我们能够提供更务实 、高性能与面积优化，可帮助 IC 设计客户在 AIoT 、
与存储器编译器相辅相成的是 ，其双电源轨架构可在近临界电压的外设电压条件下实现接近 500 MHz 的工作频率，该编译器通过电路设计与物理实现的深度协同优化 ，并集成冗余机制 、